招賢納士

職位描述

1、根據產(chǎn)品SPEC對芯片的功能及性能進(jìn)行測試,制定測試計劃；
2、 搭建芯片測試平臺,進(jìn)行芯片產(chǎn)品進(jìn)行測試方案,測試工具及測試用例的準備；
3、負責芯片功能,性能及可靠性的測試所需的軟件及硬件的設計及調試；
4、協(xié)助芯片設計工程師對芯片問(wèn)題進(jìn)行分析定位,并進(jìn)行解決方案的有效性驗證；
5、在量產(chǎn)過(guò)程中遇到芯片的各種問(wèn)題，能從測試角度協(xié)助完成相關(guān)的debug工作。

崗位要求

1、大專(zhuān)及以上學(xué)歷，通信、電子、計算機、自動(dòng)化及相關(guān)專(zhuān)業(yè)；
2、具備扎實(shí)的模擬電路和數字電路基礎,熟悉芯片測試原理和流程；
3、有較好的編程能力,熟練掌握C語(yǔ)言編程，熟悉CCS（Code Composer Studio）代碼開(kāi)發(fā)和調試工具；
4、有較強的動(dòng)手能力，能夠熟練閱讀和理解英文資料；
5、具有良好的組織學(xué)習能力、及溝通協(xié)調能力。

職位描述

1、負責基于嵌入式系統的算法移植、開(kāi)發(fā)及優(yōu)化；
2、負責應用需求調研、可行性分析和方案設計；
3、負責核心代碼編寫(xiě)和調試、相關(guān)技術(shù)文檔的編寫(xiě)；
4、與硬件設計師配合進(jìn)行聯(lián)調和測試工作。

崗位要求

1、計算機、電子科學(xué)技術(shù)、通信工程等專(zhuān)業(yè)本科或以上學(xué)歷；
2、具有扎實(shí)的C、C++語(yǔ)言功底，熟悉數據結構；
3、熟悉嵌入式應用開(kāi)發(fā)，熟悉匯編語(yǔ)言程序設計；
4、熟悉芯片常用外圍接口（如Ethernet/I2C/UART/SPI）的使用；
5、工作積極主動(dòng)，學(xué)習能力強，具有團隊意識和溝通能力。

職位描述

1、負責模擬電路的開(kāi)發(fā)；
2、指導版圖人員完成版圖設計；
3、寄生參數提取，后仿真驗證；
4、輔助測試人員進(jìn)行模塊測試，編寫(xiě)測試報告。

崗位要求

1、微電子、電子、通信、計算機專(zhuān)業(yè)及相關(guān)專(zhuān)業(yè)本科以上學(xué)歷；
2、掌握模擬電路設計知識，熟悉各種相關(guān)EDA工具和仿真軟件；
3、熟練使用Cadence、Hspice、Nanosim等工具；
4、熟悉模擬電路設計流程和版圖設計流程；
5、工作認真負責，有較強的鉆研精神，有良好的溝通能力和團隊協(xié)作精神。

職位描述

1、SoC芯片的RTL設計和驗證；
2、RTL綜合、形式驗證、靜態(tài)時(shí)序分析、門(mén)級仿真；
3、協(xié)助物理設計人員進(jìn)行時(shí)序優(yōu)化、版圖設計；
4、負責或協(xié)助完成模塊級、系統級測試方案；
5、撰寫(xiě)設計說(shuō)明、使用說(shuō)明、測試報告等文檔。

崗位要求

1、計算機、電子科學(xué)技術(shù)、通信等專(zhuān)業(yè)本科或以上學(xué)歷；
2、有扎實(shí)的數字電路基礎，具備一定的結構、算法設計實(shí)現能力；
3、熟練運用Verilog或System Verilog語(yǔ)言進(jìn)行IC設計與驗證；
4、熟練使用常用的 Cadence/Synopsys EDA工具；
5、具備良好的英語(yǔ)閱讀、資料查閱能力；
6、工作積極主動(dòng)、踏實(shí)認真，學(xué)習能力強，具有較強的團隊意識和溝通能力。